当前位置:安徽省高等院校计算机教育研究会 > 通知公告

关于举办“安徽省大学生计算机系统能力培养竞赛技术培训”的通知

来源:本站原创时间:2017-08-08 15:25:10

安徽省各高校及相关教学单位:

为建立面向系统能力培养的计算机专业核心课程体系,提高计算机专业人才的培养质量和学科建设水平,教育部高等学校计算机类专业教学指导委员会(简称“教指委”)于2010 年启动“高等院校计算机系统能力培养”研究项目。2015~2016 年、2017年教指委批准成立第一、二批高等院校系统能力培养示范院校和试点院校,2017年首次成立安徽、江苏、湖北、黑龙江四个省级工作组,希望工作组定期开展交流与研讨活动,教指委也将对工作组提供必要的咨询与指导。安徽省工作组目前包含16所成员高校,其中有1所示范院校、6所第1批试点院校、3所第2批试点院校。

为落实教指委的计算机系统能力培养计划,安徽省工作组在2017 4 23 日举办的“安徽省高校计算机系统能力培养专题研讨会”上确定“以比赛作为推手,来推进FPGA在高校系统类课程的逐步应用”,并在201772日举办了“安徽省高校系统能力培养竞赛方案定稿会”,明确安徽省系统能力培养竞赛的组织形式、内容和相关培训方案。为使参赛学校更好地了解大赛技术相关问题,大赛组委会联合合肥工业大学将举办“安徽省大学生计算机系统能力培养竞赛”技术培训活动。请各高校安排参赛队员和指导教师积极参加本次技术培训活动。

现将有关事项通知如下:

一、会议组织

指导单位: 安徽省高等院校计算机教育研究会、“高等学校计算机系统能力培养”研究项目安徽省工作组

承办单位:合肥工业大学、美国DIGILENT科技有限公司

二、时间地点

时间:2017829-830日,8298-12点报到。

报道注册地点:合肥工业大学屯溪路校区逸夫楼510.

地点:合肥工业大学屯溪路校区逸夫楼507

三、培训内容:

       详见附件培训日程。

四、其它:

1. 本次培训收取培训费600/人(一名老师可以带两名学生),可以现场Pos机刷公务卡,也可以通过对公转账,相关转账的信息后附; 车旅费和食宿费自理,不统一安排住宿。(锦怡园宾馆:0551-62901688;曼斯顿:18956032670)。

2.请参加培训人员填写参会回执(见附件),于826日前发送邮件至ahxtnl@163.com。请参加人员尽量尽早发送回执,收到回执后组委会尽快将培训相关资料和准备文档发送给参加人员。

报名时间:截止到826

如果通过公务卡转账报名,教研会的账户信息如下:

开户银行:中国光大银行合肥庐江路支行;

    称:安徽省高等学校计算机教育研究会;

    号:76650188000049692

请需要转账的代表提前将会务费转入研究会账户,报到时请带转账小票存根作为缴费凭证。

3. 联系人:杨兴明 13966669525 安鑫 18019546012

 

欢迎相关单位和个人报名。本次参报名采用微信在线报名,请大家关注“安徽省高等学校计算机教育研究会”的官方微信公众号,进入公众号之后选择会议注册选项就能看到本次研究班的通知,进入就可以进行报名,(研究会网站:www.ahjsjjy.com首页有二维码,扫描即可。

 通知的PDF版本:

关于举办“安徽省高校计算机系统能力培养竞赛技术培训”的通知--杨兴明.pdf


 


                                                           安徽省高等学校计算机教育研究会

                                                    “高等学校计算机系统能力培养研究项目安徽省工作组

                                                           201783

       

 

 

 

附:

计算机系统能力培养大赛赛前师资培训

培训日程安排

--------------------------------------------

基于Nexys4DDRVerilog语言及vivado开发培训

(829)

 

培训目标:通过培训使学员初步掌握Verilog HDL硬件描述语言的语法知识和程序结构,会使用Verilog语言进行简单的同步数字电路的设计,了解应用Vivado工具进行Verilog程序设计的基本流程和方法,熟悉Nexys4DDR FPGA开发板的基本使用。

 

培训方法:采用讲授为辅、上机实践为主的教学模式。教学过程中采用电子教案演示讲解,主要讲述如何运用硬件描述语言(Verilog)进行数字电路设计的基本方法,其中包括:Verilog语言的基本结构、数据类型及运算操作符,Verilog语言构造体的描述方式、主要描述语句;运用Verilog进行简单组合电路、简单时序电路、数据通路、有限状态机(FSM)设计的基本方法;Vivado工具的基本使用方法,以及如何利用Vivado工具对Verilog语言的仿真、逻辑综合及实现、以及在Nexys4DDR开发板上运行。上机实验采用实践和现场指导相结合的教学方式,使学员通过具体的实践,加深对讲解内容的理解,真正达到培训的目标。

 

培训内容及时间安排:

800- 1200

报到

1200 -1300

午餐

13: 00 - 15:   00

Verilog HDL简介及语言基础(讲授)

15: 00 - 16: 00

Verilog语言及简单数字电路设计方法(讲授)

16: 00 - 17: 00

开发环境之Vivado设计流程

1700 – 1730

Xilinx   Nexys4-DDR 硬件平台入门介绍

1730 - 1830

晚餐

1830 - 1900

简单组合电路设计(实验)

1900 – 1930

简单时序电路设计(实验)

1930 -2000

数据通路及有限状态机(FSM)设计(讲授)

2000 – 2030

数据通路、有限状态机单独设计(实验)

2030 – 2100

数据通路及有限状态机综合(实验)

 

基于计算机系统能力培养大赛赛题举例培训

(830)

培训目标:通过培训使学员初步掌握复杂逻辑电路设计:共阴极七段发光二极管显示译码器,ALU,寄存器堆,Booth/Wallace乘法器,除法器,浮点加法器,浮点乘法器,浮点除法器等内容,了解如何利用Vivado开发环境以及DIGILENT N4DDR平台,了解复杂逻辑单元设计流程,同时了解交通灯控制器,风扇控制器,洗衣机控制器,自动售货机控制器等的具体实现方法。

了解在给定一个MIPS处理器的情况下,如何在设计好的MIPS处理器上执行程序调试程序并给出执行结果。了解如何扩充MIPS微处理器设计,使其支持MIPS32-C31指令集中的指令。

 

培训方法:采用理论讲授、上机实践体验相结合的教学模式。

 

培训内容及时间安排:

800 – 900

报到

9: 00 - 10: 30

复杂逻辑电路设计举例:共阴极七段发光二极管显示译码器,ALU,寄存器堆,Booth/Wallace乘法器,除法器,浮点加法器,浮点乘法器,浮点除法器。(讲授及操作)

结合Xilinx   N4DDR平台

10: 30 - 12: 00

设计综合性逻辑电路举例:交通灯控制器,风扇控制器,洗衣机控制器,自动售货机控制器(讲授及操作)

1200 – 1330

午餐

13: 30 - 14: 30

给定一个MIPS微处理器设计,支持MIPS32-C7指令集,在设计好的MIPS微处理器上执行一段程序,给出程序执行结果。流程演示及赛题举例(讲授及操作)结合Xilinx N4DDR平台

1430 – 1530

如何扩充MIPS微处理器设计,使其支持MIPS32-C31指令集中指令举例(讲授及操作)

1530 - 1630

精简版MIPS   单周期CPU实验(实验)

1630 – 1730

MIPS 五段流水CPU设计课程设计及精细化过程管理(讲授)

 

培训讲师/实验指导:

1. 华中科技大学计算机学院  谭志虎 副教授

男,博士,副教授,华中科技大学计算机科学与技术学院存储所。研究方向为Mass data storageReliability of Storage SystemsParallel and Distributed Computing

负责计算机系统能力培养贯通式多门课程,包括数逻、计算机组成原理、计算机接口、计算机体系结构等教学与实验。具有丰富的教学和研究经验。曾在弗吉尼亚邦联大学做访问学者,曾任武汉东湖存储技术有限公司研发总监。

2. 美国DIGILENT科技有限公司Xilinx大学计划负责部门  孙思侃  工程师

男,硕士,毕业于英国G5超级精英大学之一的英国帝国理工学院,从事FPGA 及数字系统研究工作。拥有丰富的数字逻辑及软硬件协同设计工程实践经验。

负责Xilinx大学计划的推广及支持工作。